Nhiệt là một vấn đề muôn thủa đối với các kỹ sư. Thành công của chiếc bóng đèn thực tế đầu tiên của Thomas Edison đến từ việc nó không bị cháy một cách nhanh chóng. Trong khi đó, động cơ chạy bằng khí đốt truyền thống cần dầu và chất làm mát để tránh hỏng hóc, và các lò phản ứng hạt nhân cần một hệ thống làm mát tinh vi để tránh nóng chảy. Nếu bạn có một chiếc máy tính xách tay đời cũ, vốn tỏa ra lượng nhiệt quá cao khiến bạn cảm thấy khó chịu nếu để lên đùi - thì bạn đã hiểu rõ về rào cản chính trong việc làm cho máy tính nhanh hơn, cụ thể ở đây là các con chip. 

Khi các kỹ sư nhồi nhét nhiều chức năng và hiệu suất hơn vào chip, chúng cần nhiều năng lượng hơn để hoạt động, vô hình trung khiến chúng lại tỏa ra nhiều nhiệt hơn bao giờ hết.

“Giới hạn cứng đối với hiệu suất là nhiệt độ tối đa con chip có thể chịu được”, Andy Bechtolsheim, người đồng sáng lập Sun Microsystems vào năm 1982 và là nhà thiết kế phần cứng chính của công ty, cho biết. Theo đó, độ tin cậy và hiệu suất của chip sẽ suy giảm nghiêm trọng nếu chúng hoạt động ở ngưỡng nhiệt cao hơn 105 độ C. Để đạt được tốc độ cao hơn mà không bị hỏng hóc, các nhà phát triển chip đặt mục tiêu tản nhiệt—hoặc di chuyển nhiệt ra khỏi nguồn phát nhiệt —càng nhanh càng tốt

Gang Chen, giám đốc phòng thí nghiệm kỹ thuật nano tại Viện Công nghệ Massachusetts, cho biết các vi xử lý hiệu suất cao ngày nay có thể tiêu thụ khoảng 100 watt điện trên mỗi cm vuông. Cũng theo chuyên gia này, năng lượng mà các chip sử dụng để thực hiện phép tính cuối cùng  sẽ được chuyển hóa thành nhiệt, “và lượng nhiệt đó phải thoát ra ngoài”.

Đây là một vấn đề đặc biệt nghiêm trọng trong các trung tâm dữ liệu được sử dụng để tạo ra các mô hình trí tuệ nhân tạo mới nhất và lớn nhất. Từ thế hệ này sang thế hệ tiếp theo, lượng sức mạnh tính toán cần thiết sẽ tăng trung bình gấp 10 lần. Điều này có nghĩa, với thế hệ chip mới trong tương lai, các kĩ sư sẽ buộc phải sử dụng hàng loạt ‘chiêu trò’ khác nhau để khiến những linh kiện vừa có hiệu suất tốt hơn, nhưng nhiệt lượng tỏa ra lại thấp hơn. Một trong những phương pháp thay thế được kể đến có thể bao gồm việc sử dụng kim cương để làm vật liệu chế tạo các tấm wafer.

Dùng viên kim cương lớn nhất thế giới để làm chip

Kim cương là chất dẫn nhiệt tốt nhất được nhân loại biết đến. Nhưng con người vẫn chưa thể tạo ra vi xử lý bán dẫn từ kim cương. Vì vậy, phương án tốt nhất chính là tạo ra một con chip thông thường, loại bỏ phần nền silicon không chứa mạch điện và gắn phần còn lại với tinh thể kim cương đơn.

Tại Diamond Foundry, nơi có phòng thí nghiệm ở Thung lũng Silicon và cơ sở sản xuất đầu tiên đặt ở Wenatchee, tiểu bang Washington (Mỹ), các kỹ sư đã tạo ra thứ mà công ty này tuyên bố là viên kim cương lớn nhất thế giới - ít nhất là về đường kính. Với chiều ngang 4 inch (10cm), tấm wafer kim cương tổng hợp dày chưa đến 3 mm được chế tạo trong lò phản ứng này có thể được kết hợp với các vi mạch silicon, cho phép nhiệt lượng mà các con chip tạo ra biến mất nhanh chóng.

Tấm kim cương với đường kính 10cm và độ dày chưa đến 3 mm do Diamond Foundry chế tạo được coi là viên kim cương lớn nhất thế giới

Cho đến nay, Diamond Foundry đã sản xuất hàng trăm tấm wafer được tạo ra từ kim cương. Theo Martin Roscheisen, CEO của Diamond Foundry, việc sử dụng kim cương tổng hợp làm vật liệu sản xuất wafer cho phép các con chip được sản xuất trên công nghệ này chạy nhanh ít nhất gấp đôi tốc độ định mức của chúng. Khi sử dụng phương pháp này trên một trong những con chip đồ họa mạnh nhất của Nvidia, các kỹ sư của Diamond Foundry thậm chí đã đạt mức hiệu năng cao gấp ba lần so với một con chip thông thường dựa trên vật liệu sản xuất tiêu chuẩn.

Được biết, Diamond Foundry đang đàm phán với hầu hết các nhà sản xuất chip lớn nhất thế giới, cũng như một số nhà thầu quốc phòng và nhà sản xuất xe điện, để giúp các vi xử lý và thiết bị điện tử mà họ tạo có kích thước nhỏ hơn, hoặc có hiệu suất tốt hơn, hoặc thậm chí là cả hai.Yếu tố chính tạo nên tất cả những điều này là chi phí tổng hợp ra wafer làm từ kim cương này đã giảm xuống. Theo CEO Roscheisen, những tấm wafer này có giá thành tương đương với những tấm làm từ cacbua silic, vốn thường được sử dụng trong điện tử công suất.

Tuy nhiên, Diamond Foundry không phải là nhà sản xuất wafer dựa trên kim cương tiềm năng duy nhất trong tương lai. Thực tế, cuộc chơi tiềm năng này đang có sự góp mặt của nhiều công ty khác, vốn đang cung cấp các tấm wafer đa tinh thể dễ tổng hợp hơn, như Coherent hoặc Element Six. Element Six thậm chí còn cung cấp những viên kim cương nhân tạo có kích thước lớn hơn của Diamond Foundry, vốn có thể đặt giữa chip và miếng tản nhiệt truyền thống.

Trong khi đó, Intel – ông lớn trong ngành sản xuất chip - lại tập trung vào việc sử dụng thủy tinh tinh khiết để chế tạo wafer, vốn sẽ được ứng dụng với hầu hết (nếu không phải tất cả) dòng sản phẩm của hãng này.

Điều này đã được thử nghiệm tại các nhà máy của Intel và sẽ được triển khai vào thời điểm 2025-2030. Thay vì tập trung vào yếu tố kiểm soát nhiệt độ, thủy tinh tinh khiết lại được sử dụng để cải thiện hiệu quả sử dụng năng lượng và khả năng giao tiếp giữa các chiplet. Mặc dù vậy, hiệu suất năng lượng cao hơn cũng là yếu tố lý tưởng để các con chip có thể hoạt động ‘mát mẻ’ hơn.

Loại bỏ hoàn toàn silicon

Trong tương lai, giới khoa học dự báo con người cũng có thể loại bỏ và thay thế hoàn toàn silicon trong sản xuất chip.Một ứng cử viên thay thế silicon có thể là boron arsenide, được cho là vật liệu tốt thứ ba trên thế giới về khả năng truyền nhiệt. Nếu kim cương là chất cách điện thì boron arsenide là chất bán dẫn, giống như silicon. Điều này cho phép tạo ra các con chip ‘lý tưởng’ – vừa xử lý nhanh, vừa thoát nhiệt tốt. Chưa kể đến, các tinh thể boron arsenide rất giỏi trong việc di chuyển xung quanh các giả hạt tích điện dương được gọi là “lỗ trống” - vị trí trong vật liệu vắng bóng sự tồn tại của các hạt electron. Điều này sẽ tạo ra những loại logic tính toán khả thi mà ngày nay không được con người sử dụng rộng rãi.

Một ngày nào đó, thiết kế của các con chip sẽ giống như một chiếc bánh sandwich, với thủy tinh siêu tinh khiết ở trên cùng để tăng khả năng kết nối tốc độ cao, một lớp lớp silicon ba chiều ở giữa để tăng tốc độ xử lý, và một tấm wafer kim cương ở phía dưới để tăng khả năng thoát nhiệt.

Tham khảo Wall Street Journal